PAT-NO:

JP401035677A

DOCUMENT-IDENTIFIER:

JP 01035677 A

TITLE:

TESTING DEVICE FOR IC CARD

PUBN-DATE:

February 6, 1989

INVENTOR-INFORMATION:

NAME

KIDERA, KINICHI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

OMRON TATEISI ELECTRON CO

N/A

APPL-NO:

JP62192130

APPL-DATE:

July 30, 1987

INT-CL (IPC): G06K017/00, G06F003/06

US-CL-CURRENT: 235/487

ABSTRACT:

PURPOSE: To reduce software-like load by making the check bit of an incoming

first transmission block forcedly into an error representing level, and

informing difference or sameness from/to the contents of the sequentially

incoming second transmission block.

CONSTITUTION: An I/O 16, that is, an <u>interface to an IC</u> <u>card</u> supplies a

power source voltage Vcc to the <u>IC card</u>, and at the same time, inputs a reset

signal, a clock signal and data, etc. A shift register 10 fetches the data

transmitted from the <u>IC card</u> to a microcomputer 15, and inputs it to a setter

11. The setter 11 inputs the data, as it is or after inverting it, to an AND

circuit 12, and a signal generation circuit 13 makes the check bit of the first

transmission block forcedly into the error representing level. The computer 15

compares the contents of the first transmission block with the contents of the

sequentially incoming second transmission block, and lights an OK lamp 3 or an

NG lamp 4. Thus, the <u>IC card</u> can be <u>tested</u> while the software-like load being lightened.

COPYRIGHT: (C)1989, JPO&Japio

⑩日本国特許庁(JP)

⑩特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭64-35677

Sint Ci.4

識別記号

庁内整理番号

· 個公開 昭和64年(1989)2月6日

G 06 K 17/00 G 06 F 3/06

304

B-6711-5B R-6711-5B

審査請求 未請求 発明の数 1 (全5頁)

の発明の名称

ICカードテスト装置

②特 願 昭62-192130

20出 願 昭62(1987)7月30日

砂発 明 者 木 寺

踏 ---

京都府京都市右京区花園土堂町10番地 立石電機株式会社

内

⑪出 顋 人 立石電機株式会社

京都府京都市右京区花園土堂町10番地

邳代 理 人 弁理士 小森 久夫

明細響

1.発明の名称

ICカードテスト装置

2. 特許請求の範囲

(1) I Cカードが挿入されたとき最初に送信されてくる第1の伝送ブロックのチェックピットを強制的にエラー要示レベルにするエラー発生回路と、続いて送信されてくる第2の伝送ブロックの内容との異同を告知する再送機能チェック手段と、を設けたことを特徴とするICカードテスト装置。

3. 発明の詳細な説明

(a) 産業上の利用分野

この発明はICカードのデータ再送機能をテストするICカードテスト装置に関する。

心従来の技術

近年、1チップや2チップのマイクロコンピュータを内蔵したCPUカード(以下ICカードと 書う)が開発され一部が実用化されている。この カードは現在広く用いられている磁気カードに比べて、データ配復容量が極めて大きく、データの 機密性も高いため今後銀行カード、クレジットカ ード等に普及していくことが期待されている。

1 Cカードのデータリードライトは、1 Cカー ドに内蔵されたマイクロコンピュータとデータ処 理装置との交信によって行われるため、この交信 のための特定のフォーマットが定められている。 第4図に一般的なフォーマットの例を示す。この フォーマットでは13ピットで1つの伝送ブロッ クが形成されている。伝送プロックは、スタート ピット (ST), データブロック, チェックビッ トおよびストップピット(SP)から構成されて いる。データブロックは8ビットのデータと1ビ ットのパリティビットからなっており、パリティ ビットは奇数パリティにセットされる。チェック ピットは2ピットであり両ピットの境界の『H/ し"によって受信可否が表現される。すなわち、 1Cカードは表面に8個の端子が設けられている がデータや制御信号の送受信に用いられるのは I

/ 0 端子 1 個のみである。したがって、ICカー ドからデータ処理装置に向けてデータが送信され ているとき、データ処理装置はICカードに対し て何ら制御信号を送信することはできず、各伝送 ブロックの受信可否をも伝達することができない 。この欠点を解消するため、各伝送ブロックにチ ェックピットを設け、このピットではICカード はデータの送信を停止し受信装置側(データ処理 装置側)の1/0端子のレベルをチェックする。 受信装置側は、その伝送ブロックを正確に受信で きなかったときチェックビットを"し"に落とし 、正確に受信できたときは"H"にする。ICカ ードは、チェックピットのレベルが"H"であれ ばデータの受信が正確に行われていると判断して データ送信を継続し、"L"になっていればこの 伝送ブロックの受信がエラーになったと判断して 再度この伝送ブロックを送信する。この機能が! Cカードのデータ再送機能である。

I Cカードがこのようなデータ再送機能を有することにより、I Cカードとデータ処理装置との

この発明はこのような問題点に鑑み、ハード的な構成でICカードの再送機能をテストすることによりソフト的な負担を軽減するとともに簡略な構成にしたICカードテスト装置を提供することを目的とする。

(d)間題点を解決するための手段

この発明は、ICカードが挿入されたとき最初に送信されてくる第1の伝送ブロックのチェックビットを強制的にエラー表示レベルにするエラー 発生回路と、続いて送信されてくる第2の伝送ブロックの内容と前配第1の伝送ブロックの内容と の異同を告知する再送機能チェック手段と、を設けたことを特徴としている。

(e) 作用

この発明のICカードテスト装置は、ICカードが挿入されたとき最初に送信されてくる第1の伝送ブロックのチェックピットを強制的にエラー表示レベル。L でする(エラー発生回路)。この回路はデータの先頭からチェックピットまでのピット数をカウントするカウンタと、I/O信号

間のデータ送受信を円滑に行うことができる。

(4)発明が解決しようとする問題点

ところで、ICカードの機能を規定するプログ ラムはマイクロコンピュータに含まれるROMに 記憶されるが、時に配憶内容が正確でなくデータ 再送機能が正常に動作しない不良のICカードが 製造されることがある。このような不良のICカ ードが使用された場合、データ送受信が正常に行 われずデータ処理の円滑を欠くこととなる。そこ で、従来は、実際のデータリードライトに使用さ れるデータ処理装置にテスト機能を持たせ、実際 のデータリードライトを行うまえにデータ再送機 能が正常か否かをテストするようにしていた。こ のチェック機能は、データ処理装置にチェックビ ットを"し"にするプログラムを組み込むことに よって実現されていた。しかしながらこの方式で はデータ処理装置に特別なプログラムが必要とな りソフト的に負担が大きくなる問題点があった。 また、ICカード製造時等に簡略にテストするこ とができない問題点があった。

(f) 実施例

第2図はこの発明の実施例である I Cカードテスト装置の外観図である。装置の前面には I Cカードを挿入するカード挿入口 2 および挿入された I Cカードをテストした結果良品であるか不良品

であるかを告知するためのOKランプ3およびNCランプ4が設けられている。前記LCカード挿人口2の内部にはLCカードの表面に設けられている接点と接触して電源や信号等の送受を行う接触子が設けられている。

。 設定器11は8ピットデータのそれぞれをその まま (正転) または反転してAND回路12に入 力する回路であり、各ピットの正転/反転はIC カードから送信されてくる最初の伝送プロックに 含まれる8ピットデータと一致するように (*1 『のピットは正転するように、"0"のピットは 反転するように設定し、その出力が8ピットとも * 1 "になるように)設定される。 [C カードか ら最初の伝送ブロックが伝送されてきたとき上述 のようにセットされた設定器11は8ピットとも 1 の信号をAND回路12に入力し、これに よってAND回路12は"1"を出力する。AN D回路 12の信号は信号発生回路 13に入力され ている。信号発生回路13はAND回路12から "1"の信号が入力されたときその直後のチェッ クピットを"L"にする。前記シフトレジスタ1 0 および信号発生回路 1 3 にはクロック回路 1 4 が接続されておりデータの入出力のタイミングを 同期させている。信号発生回路13はAND回路

ットのデータをパラレルに設定器11に入力する

12から*1*信号が入力されたときスタートし 1または2クロック(ピット)を計数したとき I ノ〇信号線に*L*を出力するカウンタで構成す ればよい。この信号発生回路13がこの発明のエ ラー発生回路に対応する。

マイクロコンピュータ15は最初に送られてくる る伝送ブロックのデータとその次に送られてくる 伝送ブロックのデータとを監視しており、それら がいずれも同一内容のデータであれば再送機能が 正常であるとしてOKランブ3を点灯し、異なっ ていれば再送機能異常としてNGランプ4を点灯 する。

第5図に削記I/O16に入力される各信号のタイミングチャートを示す。カードが挿入されると直ちに電源電圧Vccが供給される。これから2ms後にクロック信号が発生し、クロック信号発生と同時に約10mmの間リセット信号が出力され、ICカード内部のメモリがリセットされる。リセット終了から約10mmののちICカードはデータの送信を開始し、最初の伝送ブロックを

送信する。最初の伝送ブロックはデータとしてスタート信号。3B。を有している。前記設定器 L 1はこのデータが入力されたとき AND回路 12が、1。を出力するようにセットされているため、この伝送ブロックのチェックピットは破線で示すように、L。となる。この結果 I Cカードは、3B。のスタート信号を有する伝送ブロックを再送するが、このとき再びチェックピットは、L。となる。

第3図に前記マイクロコンピュータ15の概略 動作のフローチャートを示す。ICカードが挿入 されると、この動作がスタートし、n1で第1伝 送ブロックを受信し、この伝送ブロックに含まれるデータ(スタート信号)をメモリに記憶してれるデータの内容として、このうちのデータの内容を1に送っての動作で記憶したデータの内容と比較する(n4)。比較の結果一致していればOKランプ3をCリして(n5)動作を終える。

特開昭64-35677(4)

O K ランプ 3 , N G ランプ 4 および n 2 , n 4 n 6 がこの発明の再送機能チェック手段に対応する。

また、前記マイクロコンピュータ 1 5 は 1 C カード発行装置等のデータ処理装置で構成すること

もできる。この場合制御部は入力されたデータを 衷示する汎用のテストプログラムを動作させ、表 示されたデータの内容から保員がデータ再送機能 手段は入力データを画面に表示するプログラムに よって構成される。またこの場合、通常は「Cカードの発行に使用することができるため、プロック図(第1図)のBの位置にスイッチを設け、データ再送機能チェック時のみこのスイッチをオン してチェックビットを"し"に落とすようにする

(6)発明の効果

以上のようにこの発明によれば、エラー発生回路等のハード的な部分で装置を構成したことによって装置を簡略化することができ、ICカード製造時等に簡略に大量にデータ再送機能をテストすることができる。また、ICカード発行装置等のデータ処理装置に接続して使用する場合(上記実施例においてマイクロコンピュータをデータ処理装置で構成する場合)は、汎用的なテストプログ


ラムを使用することができるためソフト的な負担 *を*軽減することができる利点が生じる。

4.図面の簡単な説明


第1図はこの発明の実施例であるICカードテスト装置の制御部のブロック図、第2図は前記ICカードテスト装置の外観図、第3図は前記制御部の動作を示すフローチャート、第4図はICカードから送られてくる信号の伝送ブロックの構成を示す図、第5図はI/Oを介してICカードと入出力される各信号のタイミングチャートを示す図である。


- 10-シフトレジスタ、11-設定器、
- 12-AND回路、13-信号発生回路、
- 14-クロック、15-マイクロコンピュータ。

出願人 立石電機株式会社 代理人 弁理士 小森久夫



第1 図





-489-